Effiziente Hardwarearchitekturen für Interference Alignment in drahtlosen Kommunikationssystemen

Abstract

Die Anforderungen an den Datendurchsatz und die Energieeffizienz in der zukünftigen drahtlosen Heim- und Multimediavernetzung erfordern neue Techniken zur Erhöhung der Spektraleffizienz und zur kooperativen Nutzung knapper Funkressourcen. Interference Alignment (IA) stellt ein mögliches Werkzeug zur effizienten Nutzung der in Mehrbenutzerszenarien zur Verfügung stehenden Kanalkapazität dar. In diesem Beitrag wird die Rechenkomplexität ausgewählter geschlossener und iterativer Interference Alignment Algorithmen für den Einsatz in der digitalen Basisbandverarbeitung in derartigen drahtlosen Hochgeschwindigkeits-Kommunikationssystemen untersucht. Exemplarisch wird dazu der Einsatz von IA in OFDM-basierten Mehrantennensystemen betrachtet. Basierend darauf wird ein speziell auf die Energieeffizienzforderungen mobiler Anwendungen optimierter dedizierter IA-Hardwarebeschleuniger präsentiert. Weiterhin wird die für den Entwurf hoch optimierter Hardwaremodule verwendete FPGA-basierte Entwurfsumgebung vorgestellt, mit dem Fokus auf der Verifikation und Integration der Module in einen ASIC-Desingfluss. Durch den hybriden Hardware-in-the-Loop Ansatz der Kopplung von Entwurfswerkzeugen auf hohem Abstraktionsniveau mit an die ASIC-Synthese angelehnten Verfahren lässt sich die Hardware-Entwurfszeit deutlich verkürzen.