Modellbasierte Effizienzanalyse grobgranularer rekonfigurierbarer Prozessorarchitekturen

Simple item page
dc.contributor.advisorSchröder, H.
dc.contributor.authorLange, Hendrik
dc.contributor.refereeFiedler, H.
dc.date.accepted2007-10-25
dc.date.accessioned2007-11-15T13:10:00Z
dc.date.available2007-11-15T13:10:00Z
dc.date.issued2007-11-15T13:10:00Z
dc.description.abstractDie vorliegende Arbeit befasst sich mit Analysemethoden für grobgranulare rekonfigurierbare Prozessorarchitekturen. Es wird ein modellbasiertes Verfahren vorgestellt, mit dessen Hilfe derartige Hardwarestrukturen auf einfache Weise bezüglich ihres Flächenbedarfs, der Datenrate und des Energieverbrauchs charakterisiert werden können. Weiterhin werden Untersuchungsergebnisse dargestellt, die einen Vergleich grobgranularer Architekturen mit anderen Implementierungsformen ermöglichen. Field-Programmable Gate-Arrays (FPGAs) stellen aufgrund der Rekonfigurierbarkeit auf Bitebene flexible Bausteine mit hoher Verarbeitungsgeschwindigkeit dar, allerdings auf Kosten eines enormen Flächenoverheads und hohen Energieverbrauches. Demgegenüber enthalten grobgranulare Architekturen komplexere, anwendungsspezifisch optimierte Datenpfade, die eine Rekonfigurierbarkeit auf Wortebene gestatten. Es ist ein parametrisierbares Modell für eine grobgranulare rekonfigurierbare Architektur entwickelt worden. Angenommen wird ein zweidimensionales Feld, dessen Basiszellen über lokale Datenleitungen, sowie über segmentierbare Busse miteinander kommunizieren können. Weiterhin sind auf lineare Algorithmen hin optimierte Prozessorelemente unterschiedlicher Komplexität entwickelt worden. Anhand von physikalischen Modellen zur Ermittlung des Flächenbedarfs, der maximalen Taktfrequenz und des Energieverbrauches werden die VLSI-Eigenschaften der Modelle abgeschätzt, und denen von FPGAs, DSPs und Semi-Custom-Entwürfen gegenübergestellt. Die Ergebnisse zeigen, dass grobgranulare Architekturen im Vergleich zu FPGAs je nach Implementierung eine 7 bis 20 mal höhere Flächen- und Energieeffizienz aufweisen. Die Datenrate beider Varianten liegt dabei etwa in der gleichen Größenordnung. Bei Abbildung von Algorithmen, für welche die grobgranularen Datenpfade nicht optimiert wurden, sinkt die Effizienz dagegen erwartungsgemäß deutlich ab.de
dc.identifier.urihttp://hdl.handle.net/2003/24853
dc.identifier.urihttp://dx.doi.org/10.17877/DE290R-933
dc.identifier.urnurn:nbn:de:hbz:290-2003/24853-7
dc.language.isodede
dc.subjectRekonfigurierbare Architekturende
dc.subjectGrobgranulare Architekturende
dc.subjectSystem-on-a-Chipde
dc.subjectProzessorarchitekturde
dc.subjectVLSI-Eigenschaftende
dc.subject.ddc620
dc.titleModellbasierte Effizienzanalyse grobgranularer rekonfigurierbarer Prozessorarchitekturende
dc.typeTextde
dc.type.publicationtypedoctoralThesisde
dcterms.accessRightsopen access

Files

Original bundle
Now showing 1 - 2 of 2
Thumbnail Image
Name:
diss_lange.pdf
Size:
2.31 MB
Format:
Adobe Portable Document Format
Description:
DNB
Download
Thumbnail Image
Name:
kurzfassung_diss_lange.pdf
Size:
57.67 KB
Format:
Adobe Portable Document Format
Download
License bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
1.93 KB
Format:
Item-specific license agreed upon to submission
Description:
Download

Collections

Arbeitsgebiet Schaltungen der Informationsverarbeitung