Untersuchungen zur hardwareoptimalen Implementierung digitaler Signalverarbeitungskomponenenten
Loading...
Date
2005-08-04T12:56:25Z
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
Abstract
Mit der Erschließung neuer Anwendungsgebiete der digitalen
Signalverarbeitung hat das Interesse an der Weiterentwicklung
signalverarbeitender integrierter Schaltungen stetig zugenommen.
Den Schwerpunkt dieser Arbeit bildet die Untersuchung und Entwicklung innovativer
Hardwarekomponenten zur Umsetzung digitaler kryptographischer und
signalverarbeitender Algorithmen. Dabei steht die modulare Erweiterung
eines 8-Bit Mikrocontrollers durch flächenoptimierte
Coprozessoreinheiten im Mittelpunkt. Besonderes Augenmerk ist gerichtet
auf die Entwicklung flexibler und schlanker Schnittstellen zwischen µC und
Coprozessor sowie der Erstellung einer gemeinsamen Grundstruktur für
die Hardwareerweiterungen.
Ein auf dieser Struktur basierender kryptographischer Coprozessor
beschleunigt Ver- und Entschlüsselung mit dem Advanced Encryption
Standard (AES). Im Zuge der Flächenoptimierung werden die
gatterminimierte Umsetzung der zugrundeliegenden
Galois-Field-Operationen sowie die eingesetzten Optimierungsmethoden
untersucht. Zur beschleunigten Umsetzung von Algorithmen, die auf
Multiply-Accumulate-Operationen basieren, wird eine zusätzliche
Komponente erstellt, die sich vor allem zur Implementierung digitaler Filter
eignet.
Der Host-Controller ist in den beschleunigten Bereichen bei geringem
Kostenaufwand durch die entwickelten Coprozessoren zu 16- und zum Teil
sogar 32-Bit Prozessoren konkurrenzfähig.
Description
Table of contents
Keywords
Digitale Signalverarbeitung, Coprozessor, AES, Multiply Accumulate, Coprozessor-Interface, Mikrocontroller