Untersuchungen zur hardwareoptimalen Implementierung digitaler Signalverarbeitungskomponenenten

Simple item page
dc.contributor.advisorFiedler, H.-L.
dc.contributor.authorJung, Mark
dc.contributor.refereePaar, C.
dc.date.accepted2005-06-28
dc.date.accessioned2005-08-04T12:56:25Z
dc.date.available2005-08-04T12:56:25Z
dc.date.issued2005-08-04T12:56:25Z
dc.description.abstractMit der Erschließung neuer Anwendungsgebiete der digitalen Signalverarbeitung hat das Interesse an der Weiterentwicklung signalverarbeitender integrierter Schaltungen stetig zugenommen. Den Schwerpunkt dieser Arbeit bildet die Untersuchung und Entwicklung innovativer Hardwarekomponenten zur Umsetzung digitaler kryptographischer und signalverarbeitender Algorithmen. Dabei steht die modulare Erweiterung eines 8-Bit Mikrocontrollers durch flächenoptimierte Coprozessoreinheiten im Mittelpunkt. Besonderes Augenmerk ist gerichtet auf die Entwicklung flexibler und schlanker Schnittstellen zwischen µC und Coprozessor sowie der Erstellung einer gemeinsamen Grundstruktur für die Hardwareerweiterungen. Ein auf dieser Struktur basierender kryptographischer Coprozessor beschleunigt Ver- und Entschlüsselung mit dem Advanced Encryption Standard (AES). Im Zuge der Flächenoptimierung werden die gatterminimierte Umsetzung der zugrundeliegenden Galois-Field-Operationen sowie die eingesetzten Optimierungsmethoden untersucht. Zur beschleunigten Umsetzung von Algorithmen, die auf Multiply-Accumulate-Operationen basieren, wird eine zusätzliche Komponente erstellt, die sich vor allem zur Implementierung digitaler Filter eignet. Der Host-Controller ist in den beschleunigten Bereichen bei geringem Kostenaufwand durch die entwickelten Coprozessoren zu 16- und zum Teil sogar 32-Bit Prozessoren konkurrenzfähig.de
dc.format.extent23974634 bytes
dc.format.extent5137559 bytes
dc.format.mimetypeapplication/postscript
dc.format.mimetypeapplication/pdf
dc.identifier.urihttp://hdl.handle.net/2003/21556
dc.identifier.urihttp://dx.doi.org/10.17877/DE290R-15963
dc.identifier.urnurn:nbn:de:hbz:290-2003/21556-3
dc.language.isode
dc.subjectDigitale Signalverarbeitungde
dc.subjectCoprozessorde
dc.subjectAESde
dc.subjectMultiply Accumulateen
dc.subjectCoprozessor-Interfaceen
dc.subjectMikrocontrollerde
dc.subject.ddc620
dc.titleUntersuchungen zur hardwareoptimalen Implementierung digitaler Signalverarbeitungskomponenentende
dc.typeTextde
dc.type.publicationtypedoctoralThesisen
dcterms.accessRightsopen access

Files

Original bundle
Now showing 1 - 2 of 2
Thumbnail Image
Name:
DissJung.pdf
Size:
4.9 MB
Format:
Adobe Portable Document Format
Description:
DNB
Download
No Thumbnail Available
Name:
DissJung.ps
Size:
22.86 MB
Format:
Postscript Files
Download
License bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
1.92 KB
Format:
Item-specific license agreed upon to submission
Description:
Download

Collections

Lehrstuhl für Intelligente Mikrosysteme