Online Gauß-Prozesse zur Regression auf FPGAs
| dc.contributor.author | Buschjäger, Sebastian | |
| dc.date.accessioned | 2018-10-11T13:40:05Z | |
| dc.date.available | 2018-10-11T13:40:05Z | |
| dc.date.issued | 2016-01 | |
| dc.description.abstract | FPGAs köonnen als eine schnelle und energiesparende Ausführungsplattform genutzt werden, welche jedoch keinerlei Laufzeitumgebung für Dateiabstraktionen oder Peripheriezugriffe anbietet. Aus diesem Grund muss neben der eigentlichen Implementierung auch der Entwurf des umliegenden Systems erfolgen. Dieser Systementwurf hat sich mit der dritten Generation der verf ̈ ugbaren Werkzeuguntersützung für FPGAs stark gewandelt, wodurch sich Unterschiede zu der vorhandenen Literatur ergeben. Das Entwurfsvorgehen für die aktuelle FPGA- und Werkzeuggeneration soll zunächst vorgestellt werden, um darauf aufbauend eine passende Laufzeitumgebung für maschinelle Lernalgorithmen auf dem FPGA zu entwerfen. Hierbei soll eine möglichst modulare und energiesparende Systemarchitektur entworfen werden, sodass sich die hier vorgestellte Systemarchitektur gut in eingebettete System anwenden lässt und zusätzlich der maschinelle Lernalgorithmus wegen der Modularität des Systems einfach ausgetauscht werden kann. Anschließend soll eine beispielhafte Umsetzung eines Gauß-Prozesses auf dem FPGA die Einbettung in das Gesamtsystem zeigen, wobei hier Wert auf eine möglichst hohe Geschwindigkeit der Hardwareimplementierung gelegt werden soll. Die Umsetzung einer energiesparenden Systemarchitektur für verschiedene maschinelle Lernalgorithmen ist nach Wissen des Autors neu, da in der vorhandenen Literatur jeweils ein neues System für einen anderen Algorithmus entworfen wird. Des Weiteren ist Umsetzung von Gauß-Prozessen auf FPGAs ist nach Wissen des Autors ebenfalls neu, sodass ich hier weitere Unterschiede zur vorhanden Literatur ergeben. | de |
| dc.identifier.uri | http://hdl.handle.net/2003/37160 | |
| dc.identifier.uri | http://dx.doi.org/10.17877/DE290R-19156 | |
| dc.language.iso | de | de |
| dc.relation.ispartofseries | Technical report / Sonderforschungsbereich Verfügbarkeit von Information durch Analyse unter Ressourcenbeschränkung;1/2016 | |
| dc.subject | FPGA | de |
| dc.subject.ddc | 004 | |
| dc.subject.rswk | Field programmable gate array | en |
| dc.title | Online Gauß-Prozesse zur Regression auf FPGAs | de |
| dc.type | Text | de |
| dc.type.publicationtype | report | de |
| dcterms.accessRights | open access | |
| eldorado.secondarypublication | false | de |